System-on-Chip bus: AXI4 simplified and explained

*** One channel transaction is defined as an assertion of VALID signal followed by the asserted READY signal for one cycle ***

Верна ли эта формулировка? Имхо транзакция на канале считается состоявшейся, если и Valid, и Ready оказались (были sampled) оба 1 в момент положительного фронта тактового сигнала. Ready там может быть выставлена до valid, или valid до ready - это все не важно.